解決 I/O Wall 通訊瓶頸
隨著 AI 模型運算需求暴增，傳統銅線電訊號在頻寬密度與傳輸距離已達極限，矽光子是實現跨晶片、跨板卡高速互連的核心。
矽光子喊得震天價響，現在發展到哪裡了？Intel OCI、小晶片、異質整合、光電封裝，最新突破一次看！
✓ 這篇在你的庫裡
在摘要庫開啟 →
這部在講什麼知識講解
深入解析 Intel 最新的矽光子技術進展，包括 OCI 小晶片如何解決 AI 資料中心的通訊瓶頸，以及異質整合與光電封裝的核心關鍵。
適合誰半導體產業從業者、AI 硬體工程師與科技投資人。
關鍵概念理解矽光子 PIC 與 EIC 的封裝架構、掌握 Intel OCI 晶片的技術指標、預見 PCIe over Optics 的未來趨勢。
最值得看02:10 Intel OCI 實體晶片規格展示與眼圖數據分析。
概念地圖
概念與關係意義優先，時間戳用來導航
Intel OCI 實現 4Tbps 傳輸
Intel 展示的 OCI 小晶片支援 64 個通道，每通道 32Gbps，能實現 4Tbps 雙向資料速率，且支援長達 100 公尺的傳輸。
PIC 與 EIC 的垂直堆疊封裝
矽光子晶片由負責光訊號處理的 PIC 與負責電訊號驅動的 EIC 組成，兩者透過覆晶封裝垂直堆疊，並與 CPU 共同封裝。
異質整合雷射技術
Intel 的關鍵優勢在於將三五族化合物雷射與放大器直接整合在矽晶圓上，解決了外部雷射源成本高且需特殊保偏光纖的問題。
PCIe over Optics 標準化
產業正推動將高速光互連納入 PCIe 規格（如 PCIe 6.0/7.0），由 Synopsys 與 Cadence 等廠商展示光通訊標準化的落地可能。
邁向 2030 年 16Tbps 頻寬
透過增加 WDM 波分複用技術的波長數量（從 8 波長增至 16 波長），預計在 2030 年後可達成單一模組 16Tbps 的傳輸速率。
看完可以做什麼
追蹤 PCIe SIG 的標準制定進度，並關注 NVIDIA 與 Intel 在「光電共同封裝 (CPO)」技術上的商業化時程。需要留意：矽光子 PIC 晶片目前受限於光學元件物理尺寸，縮小化程度仍低於電子電路 EIC；且大規模量產的良率與商業化時程仍具挑戰。
生成於 2026-07-12
檢舉
觀眾怎麼看
整理 27 則有效留言信心 中觀眾高度關注矽光子技術的產業應用前景、供應鏈分工，以及其對未來運算架構的潛在影響。
觀眾好奇台積電與其他廠商在矽光子元件製造的角色，以及未來是否會由晶圓代工廠整合所有製程。
部分觀眾質疑矽光子技術的商業化門檻，擔心其如同固態電池般面臨理想與現實的落差，甚至認為目前進度過慢。
觀眾討論光通信取代電傳輸的可能性，並提出全光子邏輯閘或光訊號匯流排等對未來硬體架構的構想。
有觀眾認為影片提及的 Intel 技術資訊已落後，並指出中國大陸在光子運算晶片領域已有相關五年計畫。
留言內容僅代表部分觀眾觀點，且部分資訊未經證實，僅供參考。